날아라팡's 반도체 아카이브

오랜만에 포스팅을 합니다. 그동안 게을러져서 포스팅을 미루고 미루다가 갑자기 욕심이 생겨 다시 작성하게 됐습니다ㅎㅎ 이번 포스팅 내용은 MOSFET의 가장 중요한 부분인 gate capacitance 특성 그래프를 이해하는 것입니다. 이 포스팅을 이해하기 위해선 아래와 같은 capacitance 측정 방법과 Gate cap. 성분별 노드 연결방법에 대해 알아야 하는데요, 아래 링크에 정리되어 있으니 반드시 읽어봐야 이번 포스팅을 이해할 수 있습니다. 2021.04.26 - [Device Modeling] - MOSFET CAPACITANCE 구성 및 측정(1) MOSFET CAPACITANCE 구성 및 측정(1) MOSFET CAPACITANCE는 어떤 책에서는 Intrinsic/Extrinsic CAP..

이전 포스팅에서 MOSFET의 parasitic capacitance 성분에 대해 다뤘습니다. 자세한 내용은 아래 포스팅을 확인 바랍니다. 2021.08.17 - [Device Modeling] - Parasitic capacitance modeled in BSIM4 Parasitic capacitance modeled in BSIM4 BSIM4에 모델링되어 있는 capacitance는 아래 vertical view처럼 표시할 수 있다. 그림 (a)가 MOSFET의 parasitic capacitance 성분을 나타낸 것이며, 그림 (b)는 channel 방향에 따른 Doping 농도를 표시한 것이.. zzoonijjoons.tistory.com 이번 포스팅은 Junction capacitance에 대한..

BSIM4에 모델링되어 있는 capacitance는 아래 vertical view처럼 표시할 수 있다. 그림 (a)가 MOSFET의 parasitic capacitance 성분을 나타낸 것이며, 그림 (b)는 channel 방향에 따른 Doping 농도를 표시한 것이다. BVDSS(Pinch Through 현상을 일으키는 최소한의 전압)를 높이기 위하여 pocket implant를 형성한 것을 알 수 있다. (Pocket implant는 Substrate 농도보다 높아 depletion width를 감소시킴으로써 punch-through 현상을 감소하기 위함이다.) 이번 포스팅에서 다루고자 하는 것은 parasitic capacitance이다. 그림 (a)를 보면 parasitic capacitance ..

오늘의 포스팅 내용은 MOSFET 소자에서 Drain/Source 영역에 의한 resistor 성분에 대하여 알아보겠습니다. 아래와 같이 Active area와 Poly gate로 단순화된 MOSFET 소자의 Top view를 보겠습니다. (물론 조금 더 자세히 표현하자면 Contact 표시가 있어야 합니다.) 일단 위 사진에서 나오는 용어들을 간단히 정리하도록 하겠습니다. 가운데 Gate를 기준으로 좌측은 Source, 우측은 Drain으로 정의되어 있습니다. - NRD : Number of "square" in drain diffusion - NRS : Number of "square" in source diffusion 여기서 말하는 Square는 아래 저항공식에서 빨간색 박스 부분에 해당합니다. ..

회로 설계에 있어 전력 소모를 최소화하는 것은 가장 중요하게 고려해야할 사항 중 하나이다. 전력 중에서도 대기 전력을 최소화하는 것이 바로 그 중에 하나이다. 대기 전력을 줄이기 위해선 소자의 leakage를 줄여야한다. 이처럼 MOSFET(특히 Logic Tr.)을 모델링하는 SPICE Modeling 엔지니어는 다음과 같은 leakage를 고려해야 한다. (이 외에도 고려해야할 leakage 성분이 많을 수 있다.) - Gate leakage - Channel leakage - Gate Induced Drain Leakage(GIDL) 그렇다면 이 leakage current를 확인하기 위해 MOSFET의 노드에 어떤 전압을 인가해야 할까? 이것을 MOSFET symbol에 각 전압을 표시하려고 한다..

지난 포스팅에서 BSIM 모델에서 Bulk charge effect 식과 관련하여 이해하는 시간을 가졌습니다. 이번 포스팅은 Abulk 식에서 A0 파라미터가 어떻게 동작하는지 알아보도록 하겠습니다. Abulk와 A0 만의 관계를 해석하기 위해 나머지 파라미터는 0으로 가정하겠습니다. 그럼 각 항이 소거되어 아래와 같이 표현됩니다. 본격적으로 해석하기 전에 파라미터 정의를 확인하고 넘어갑시다. - A0 : Coefficient of channel length dependence of bulk charge effect - XJ : S/D junction depth - Xdep : the depletion width at Vbs = 0 - NDEP : Channel doping concentration at..

이번 포스팅은 BSIM4 모델에서 Bulk charge effect(이하 벌크 전하 효과)를 어떻게 구현하는지에 대하여 알아보겠습니다. 벌크 전하 효과에 의한 반전층 전하량(Qinv)식 변화에 대한 내용은 아래 포스팅에 다루었으니 모르는 분들은 내용을 참고하길 바랍니다. 2021.06.07 - [DEVICE PHYSICS] - Bulk charge effect(벌크 전하 계수) Bulk charge effect(벌크 전하 계수) 이번 포스팅은 Bulk charge effect(이하 벌크 전하 효과)에 대해 서술하고자 합니다. 벌크 전하 효과는 소자 물리 교재에서 그 내용을 찾아보는 게 쉽지 않습니다.. 하지만 BSIM4 메뉴얼을 보면 문턱 전 zzoonijjoons.tistory.com "벌크 전하 효과..

지난 포스팅에서 BSIM4 Model에서 MOSFET 내 Resistance를 어떻게 분류하는지를 알아봤습니다. 자세한 내용은 아래 링크를 눌러 확인 바랍니다. 2021.06.06 - [Device Modeling] - BSIM4 Manual : Source/Drain Resistance Model에 대한 고찰(1) BSIM4 Manual : Source/Drain Resistance Model에 대한 고찰(1) 이번 포스팅은 BSIM4 Manual에서 "Chapter 5. Drain Current Model" 중 Source/Drain Resistance Model에 대하여 알아보겠습니다. 먼저 MOSFET 에서 저항을 표시하면 아래 그림과 같습니다. Chapter 5.3에서는 As.. zzoonijj..