날아라팡's 반도체 아카이브

회로 설계에 있어 전력 소모를 최소화하는 것은 가장 중요하게 고려해야할 사항 중 하나이다. 전력 중에서도 대기 전력을 최소화하는 것이 바로 그 중에 하나이다. 대기 전력을 줄이기 위해선 소자의 leakage를 줄여야한다. 이처럼 MOSFET(특히 Logic Tr.)을 모델링하는 SPICE Modeling 엔지니어는 다음과 같은 leakage를 고려해야 한다. (이 외에도 고려해야할 leakage 성분이 많을 수 있다.) - Gate leakage - Channel leakage - Gate Induced Drain Leakage(GIDL) 그렇다면 이 leakage current를 확인하기 위해 MOSFET의 노드에 어떤 전압을 인가해야 할까? 이것을 MOSFET symbol에 각 전압을 표시하려고 한다..