일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- opamp
- diffusion resistor
- fringing capacitance
- leakage current
- SCE
- MOSFET
- 벌크 전하 효과
- 반전증폭기
- MOSFET parasitic capacitance
- MOSFET NRD NRS
- Gate Capacitance
- junction area capacitance
- MOSFET Gate Capacitance
- HV Gate Capacitance
- Overlap capacitance
- LDMOS Gate Capacitance
- Flipflop
- 플립플롭
- BSIM4
- short channel effect
- CGD
- pocket implant
- Threshold voltage
- junction capacitance
- bulk charge effect
- 문턱전압
- BSIM4 manual
- NRS
- BSIM4 diffusion resistor
- BSIM4 parasitic capacitance
- Today
- Total
목록MOSFET (9)
날아라팡's 반도체 아카이브
Treshold voltage에 영향을 끼치는 요소들은 분류하면 다음과 같습니다. - Substrate Doping effect : Vertical non-Uniform doping effects / Lateral non-Uniform doping effects - Channel length effect : Normal short channel effects / Reverse short channel effects - Channel width effect : Normal Narrow width effects / Reverse narrow width effects - body & bulk charge effect : Body bias effect and bulk charge effect 이전 포스팅에서 "..
Treshold voltage에 영향을 끼치는 요소들은 분류하면 다음과 같습니다. - Substrate Doping effect : Vertical non-Uniform doping effects / Lateral non-Uniform doping effects - Channel length effect : Normal short channel effects / Reverse short channel effects - Channel width effect : Normal Narrow width effects / Reverse narrow width effects - body & bulk charge effect : Body bias effect and bulk charge effect 이번 포스팅은 Th..
문턱전압에 영향을 주는 효과는 일반적으로 6개로 구분할 수 있습니다. 다만 새로운 공정 기술의 도입과 미세화로 인해 추가적인 영향이 있을 수 있으나 그런 부분은 논외로 하겠습니다. 문턱전압에 영향을 주는 효과에는 다음이 존재합니다. - Non-Uniform doping effects - Normal short channel effects - Reverse short channel effects - Normal Narrow width effects - Reverse narrow width effects - Body bias effect and bulk charge effect 이번 포스팅은 "Non-Uniform doping effects'에 대하여 심층적으로 알아보겠습니다. 참고로 제 포스팅은 N-채널 ..
지난 포스팅인 "MOSFET CAPACITANCE 구성 및 측정(1)"에서 좀 더 깊게 들어간 내용입니다~ 이번엔 MOSFET의 Gate overlap capacitance를 알아보려고 합니다. 지난 포스팅을 간단히 리뷰하면서 설명하도록 하겠습니다. MOSFET CAPACITANCE는 아래 그림처럼 다양한 원인으로 인한 Capacitance가 발생하게 됩니다. 이 성분들을 측정하게 된다면 아래와 같은 CV 특성 커브를 볼 수 있습니다. 제가 지난 번에 CGC 및 CGD에는 Gate 전압이 음의 값으로 갈수록 overlap capacitance가 작아진다 하였습니다. 바로 아래 그림처럼 표시되는 것이 정상적이죠. 제가 말한 것처럼 gate bias가 음의 방향으로 갈수록 capacitance가 작아지죠? ..
Short channel effects의 원인은 channel 길이가 감소함에 따라 전기장 세기가 강해지는 것을 알 수 있다. DIBL은 channel 길이가 짧아져 각 위치의 전압분포의 기울기가 커지고 이에 따라 전기장 세기가 증가하여 source측 barrier가 감소했다. Hot carrier effect는 channel 길이가 감소하여 전기장 세기가 강해졌고 전자가 큰 운동에너지를 받아 drift됨으로써 impact ionization이 발생했다. 그렇다면 short channel에서도 shrink되기 전처럼 정상적인 동작을 하려면 어떻게 해야할까? 그것은 channel 길이가 줄어들어도 전기장의 세기를 일정하게 유지시켜주면 된다. 이것을 MOSFET Scaling이라고 하며, MOSFET Sca..
회로 설계를 할 때 집적도를 높이는 것은 무엇보다 중요하다. 이 집적도를 높이기 위해서는 회로 구성의 가장 작은 단위인 MOSFET size를 줄여햐 하며, 이에 따라 MOSFET의 channel은 매우 짧아지게 된다. 일반적으로 channel length가 1um 이상인 것을 Long channel, 0.1um 이하인 것은 short channel이라고 가리킨다. 최근 기술로는 channel이 nano meter 수준에 이르렀기 때문에 매우 짧은 short channel을 가지며, 이 경우에는 양자역학적인 해석이 필요하다. 결국 short channel 이론은 완벽하지 않다는 것을 말하며 기본적인 long channel 이론에서 점차 수정해 나가는 방식으로 이론이 전개되고 있다. 그렇다면 이제 MOSF..
실제 MOSFET에 흐르는 전류의 그래프를 그려보면 게이트 전압이 채널이 형성되기 시작하는 전압인 Threshold voltage에 도달하기 이전에도 전류가 흐르는 것을 이전 포스팅에서 확인했다. 그렇다면 어떻게 threshold voltage를 가해주기 이전에 전류가 흐를 수 있는지를 살펴보자. (1) Gate 전압 Vg=Vfb Flat band를 가지며 drain 전압이 가해지지 않은 상태의 source-body-drain을 따라 그린 energy band diagram은 위와 같다. Source-Body 및 Drain-Body 사이의 2개의 PN 접합이 존재하는 것을 확인할 수 있다. PN 접합이 생기면 diffusion이 일어나며 depletion region이 생겨나게 되고 내부의 전기장의 세기..
FET(Field Effect Transistor)이란 게이트에 전압을 걸어줬을 때 형성되는 전기장으로 Drain/Souce 단자에 흐르는 전류를 제어하는 device다. 이런 동작을 하기 위해선 게이트에 전압이 가할 때 전류가 흐르면 안된다. 전류가 흐르지 않게 하는 방법에 따라 FET의 종류가 나뉘는데 Oxide를 사용해 전류를 차단하는 FET을 MOSFET이라고 한다. 앞서 MOSCAPACITOR를 정리한 이유는 게이트에 가해준 전압에 따라 Drian/Source에 전류가 흐를 수 있는지 혹은 흐를 수 없는지에 대한 물리적인 환경을 알아낼 수 있기 때문이다. 게다가 게이트에 어느 수준의 전압이 걸려야(MOSFET이 ON이 되기 위한 최소한의 게이트 전압을 Threshold voltage라고 했다.)..