Short channel MOSFET_short channel로 인한 Effect

회로 설계를 할 때 집적도를 높이는 것은 무엇보다 중요하다. 이 집적도를 높이기 위해서는 회로 구성의 가장 작은 단위인 MOSFET size를 줄여햐 하며, 이에 따라 MOSFET의 channel은 매우 짧아지게 된다.

일반적으로 channel length가 1um 이상인 것을 Long channel, 0.1um 이하인 것은 short channel이라고 가리킨다. 최근 기술로는 channel이 nano meter 수준에 이르렀기 때문에 매우 짧은 short channel을 가지며, 이 경우에는 양자역학적인 해석이 필요하다.

결국 short channel 이론은 완벽하지 않다는 것을 말하며 기본적인 long channel 이론에서 점차 수정해 나가는 방식으로 이론이 전개되고 있다.

 

그렇다면 이제 MOSFET channel이 매우 짧아지면서 어떤 효과가 발생하는지 하나씩 알아보도록 하자.

---

1. Long channel의 saturation 방정식이 short channel에서 적용되지 않는다.

 

Device가 saturation되지 않은 상태라면 Long channel이던지 short channel 이던지 동일한 전류식을 사용할 수 있다.

하지만 saturation 상태라면 이야기가 달라지는데 아래 설명을 통해 알아보자.

 

먼저 전류가 saturation되어 short channel과 long channel에 같은 크기의 pinch-off 영역이 생겼다고 생각해보자.

 

 

위처럼 long channel과 short channel에 똑같은 길이의 pinch-off region이 생겼다. Short channel의 경우엔 channel이 사라져버리며 이것은 "L=0"인 것과 같다. 결국 매우 짧은 수 nm short channel에선 pinch-off가 일어나 전류가 saturation되면 전하가 source에서 나오는대로 pinch-off region에 의해 형성된 전기장으로 인해 전류가 흐르는 것을 알 수 있다. 게다가 long channel에 비해 short channel이 전기장의 세기가 더 강하게 형성된다.(이것은 "E=V/d" 식을 생각했을 때, 동일 전압에서 d가 작아졌으므로 전기장 E가 커지는 것을 유추할 수 있다.)

 

결국 위 상태에서 전류가 흐르게 된다면 MOSFET 전류는 source에서 얼마나 빨리 전하를 신속히 공급하느냐에 좌우된다.

 Long channel의 saturation current 식은 다음과 같다.

 

앞서 언급했듯이 위 식은 pinch-off region에서 동작하는 short channel의 saturation current를 계산하는데 사용될 수 없다. 그 이유는 short channel에서 L은 거의 0에 근사하기 때문이다. 따라서 short channel에서 saturation current 식은 다음과 같이 표현된다.

 

위 두 식의 차이점은 long channel에서는 Gate 전압의 제곱에 비례하는 식이지만, short channel에서는 Gate 전압에 선형적으로 변하는 것과 saturation velocity가 추가되었다는 점이다.

 

saturation velocity가 추가된 이유는 pinch-off region의 영향이 long channel에서보다 훨씬 커졌기 때문이다. saturation velocity는 전하가 drift되는 속도를 의미하며, 속도가 포화되는 이유는 다음과 같다.

 

 

결국 위와 같은 이유로 pinch-off region을 넘어갈 때 전하의 속도는 일정하게 유지된다.

 

---

 

다음으로 short channel에서 drain 전압에 대한 drain 전류 그래프를 확인해보자.

 

channel length가 1um인 N/PMOS Transfer 특성 그래프

 

위 그래프는 0.1um의 channel 길이를 가진 NMOS와 PMOS에 대한 ID-VD 그래프이다. 해당 그래프를 보고 확인할 수 있는 부분은 총 3가지이다.

 

1) Drain current와 Gate 전압의 선형성을 보인다.

 Drain current가 Gate 전압 증가에 따라 선형적인 특성을 보이는 것인가를 살펴봐야 한다. 그래프에서 확인할 수 있듯이 Gate 전압이 0.3V씩 증가함에 따라 saturation current도 선형적으로 증가하는걸 확인할 수 있다.

 

2) PMOS 전류가 NMOS 전류보다 작다

 위 그래프를 살펴보면 PMOS 전류가 NMOS 전류보다 작다. 그 이유는 saturation velocity 차이에 있다. PMOS는 hole에 의해 전류가 흐르므로 NMOS의 electron보다 mobility가 작다. 이에 따라 saturation velocity 차이가 생겨 PMOS에서 전류가 상대적으로 작은 것이다. 

 

3) Saturation 상태에서 drain 전압이 증가하면 saturation current가 증가한다.

 앞서 언급한 short channel에서 saturation current 식을 보면 Drain 전압과 관련된 항이 없는걸 확인할 수 있다. 하지만 nano meter 수준이 아닌 이상 pinch-off가 된 상태에서도 channel 길이가 유효하여 long channel 식을 차용해도 문제가 되지 않는다. Drain 전압이 증가할수록 pinch-off region은 점점 증가하게 되고, 이것은 결국 channel 길이가 점점 감소하는 것을 의미한다. channel length와 Drain current는 반비례하므로 위 그래프처럼 증가하는 현상을 볼 수 있다.

이러한 효과를 channel 길이가 변한다고 하여 "Channel Length Modulation(CLM)"이라고 한다.

 

---

 

Short channel effect를 간단히 정리해보면 다음과 같다.

Short channel에선 pinch-off region에서만 동작할 수 있기 때문에 새로운 saturation current 식을 사용해야 하며, 이 식은 Gate 전압과 Saturation velocity에 비례한다는 것이다. 하지만 channel 길이가 nano meter 수준으로 매우 짧지 않다면 channel 길이가 남아있어 drain 전압에 따라 saturation current가 조금씩 증가하게 되며 이것을 CLM이라고 부른다는 것이다.

 

 

---

다음으로 "charge sharing"에 대해 알아보자. Long channel에서는 채널 아래에 생성되는 depletion region은 게이트 전압에 의해 생성된 것을 배웠다. 그러나 channel 길이가 감소하면서  source to body(혹은 drain to body) PN접합에서 형성되는 depletion region에 대한 영향이 더 커지게 되므로 이를 무시할 수 없어 "Charge sharing" 효과라고 부른다.

 

 

위처럼 PN 접합에서 depletion region이 형성되기 때문에 Maximum depletion region을 형성하기 위해 oxide에 가해주는 Gate 전압이 줄어들게 된다.

 

 

Vt가 줄어들어 좋다고 생각할 수 있지만 단점이 더 커지게 된다. Vt가 drain 전압에 영향을 받아 Vt를 조절하기가 힘들어지기 때문이다. Drain 전압이 커지면 PN 접합의 depletio region이 커지므로 위 식에서 Qd'가 증가하게 되며, 결국 Vt가 감소할 것이다.(Drain 전압이 작다면 Qd'가 작아져 Vt가 증가하게 된다.)

결론적으로 short channel에선 PN접합이 만드는 depletion region을 고려해줘야 하기 때문에 Vt가 drain 전압에 영향을 받아 device 컨트롤에 어려움을 겪을 수 있다.

 

이를 해결할 방법으로 Wire 구조의 Gate로 채널 전체를 감싸 Qd에 대한 Gate 전압의 영향을 늘리는 방법이 연구 중에 있다고 한다.

 

---

다음으로 "Hot Electron Effects"에 대해 알아보자. Short channel NMOS가 pinch-off 영역에서 동작하는 것은 매우 강한 전기장의 힘을 받아 전자가 drift 되는 것을 의미한다. 전기장이 매우 강하므로 drift되는 전자는 매우 큰 운동에너지를 가지게 되어 pinch-off region에서 움직이는 전자를 Hot electron이라고 한다.

 

전자가 매우 큰 에너지를 가지고 움직임에 따라 다양한 효과들이 발생하게 되는데 이에 대해 알아보자.

 

1) 매우 큰 운동에너지를 가지고 있어 Oxide 장벽을 뛰어 넘을 수 있다.

매우 큰 전기장으로부터 큰 운동에너지를 얻은 전자는 Oxide 장벽(약 3.1eV)을 뛰어넘어 Gate 쪽으로 흘러버리게 된다. 이에 따라 gate에 흐르는 전류인 gate leakage current가 증가하게 되며, 이것은 MOSFET의 input impedance가 감소하는 것을 의미한다.

 

2) Oxide 내부로 들어가 fixed oxide charge를 만들어 낼 수 있다.

Oxide 장벽을 뛰어 넘었지만 oxide를 끝까지 통과하지 못한 전자들은 Oxide 내부에 남아 fixed oxide charge를 만들 수 있다. Oxide interface charge는 양전하 뿐이었지만, 전자가 포획되어 전체적인 Qi는 감소한다. Flat band voltage에서 Qi 항이 감소하므로 Flat band voltage는 증가하게 되면 Vt도 증가하게 된다.

 

 

3) Si과 SiO2 Interface 결합을 파괴시켜 interface state를 만들어 낼 수 있다.

어떤 경우는 전자가 Si-SiO2 interface charge 결합을 파괴시켜 interface state를 만들어 낼 수 있다. Interface state가 증가하게 되면 Cit가 증가하게 되는데 이로 인해 Subthresold volatge S가 증가하게 되며 결국 Vt가 증가하게 된다.

 

 

4) Impact ionization이 발생되어 substarte current가 발생한다.

강한 운동에너지를 가진 전자는 pinch-off region 내 실리콘 원자와 부딪혀 실리콘 원자가 이온화되는 impact ionization을 발생시킬 수 있다. Impact ionization이 발생되면 전자와 정공이 pair로 만들어지게 되며, 여기에서 생성된 전자가 전기장에 의해 강한 운동에너지를 갖게되며 다른 곳에서 impact ionization을 발생시킬 수 있다. 이 과정이 반복되면 기하급수적으로 EHP가 생성되며, 이에 따른 drain current가 커지게 된다.

 

그렇다면 hole은 어디로 이동하는 것일까? Hole은 Gate 전압의 영향을 받아 body 쪽으로 향하게 되면 이를 substarate current라고 한다. Substarate current는 매우 작지만 수 많은 MOSFET이 집적된 회로 입장에선 무시할 수 없는 수준이 되며 회로의 noise가 된다. 그러나 강한 Gate 전압을 걸어준다면 substrate current를 줄일 수 있다. 이유는 hot electron effect는 기본적으로 전류가 saturation되어 pinch-off region에서 전자가 흐를 때 발생하는 것인데 고정된 drain 전압에서 gate 전압을 증가시키면 linear 영역에서 MOSFET이 동작하기 때문이다.

 

---

다음으로 "Drain-Induced Barrier Lowering(DIBL)"에 대해 알아보자. DIBL은 drain 전압이 source 부분의 barrier까지 낮춰버려 Vt가 컨트롤하기 어려워지는 현상을 말한다.

 

Long channel과 short channel에 동일한 drain 전압을 가해줬을 때, energy band diagram을 비교해보면 source 쪽 barrier 높이가 감소한 것을 확인할 수 있다. 채널이 감소함에 따라 채널의 전압 분포 기울기가 커지므로 source 쪽 barrier가 낮아진 것은 당연한 것이다. 이것은 채널에 전류를 흘려주기 위한 Vt가 감소했다는 것을 의미한다. 결국 이것도 drain 전압에 의래 Vt가 조절되는 것이다. 이렇게 Drain 전압에 의해 Source barrier가 낮아져 Vt가 감소하는 현상을 DIBL이라고 한다.

 

---

지금까지 내용에서 Short channel로 인한 Effect(Saturation velocity, CLM, Charge sharing, Hot electron, DIBL 등)을 정리하였다.

다음 포스팅에 이러한 효과를 최소화하기 위한 MOSFET scaling에 대해 작성하도록 하겠다.

 

* 해당 포스팅에 작성된 내용과 이미지는 아래 블로그 내용을 사용했습니다. 자세한 내용은 아래 블로그에 방문 바랍니다.

m.blog.naver.com/cj3024/221418877536

Short channel MOSFET