일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- diffusion resistor
- Gate Capacitance
- NRS
- Threshold voltage
- CGD
- bulk charge effect
- junction capacitance
- 반전증폭기
- MOSFET Gate Capacitance
- 플립플롭
- junction area capacitance
- BSIM4
- SCE
- HV Gate Capacitance
- BSIM4 parasitic capacitance
- MOSFET parasitic capacitance
- pocket implant
- Overlap capacitance
- LDMOS Gate Capacitance
- BSIM4 diffusion resistor
- BSIM4 manual
- short channel effect
- opamp
- fringing capacitance
- leakage current
- MOSFET NRD NRS
- Flipflop
- 문턱전압
- 벌크 전하 효과
- MOSFET
- Today
- Total
목록전체 글 (33)
날아라팡's 반도체 아카이브
이번 포스팅은 BSIM4 Manual에서 "Chapter 5. Drain Current Model" 중 Source/Drain Resistance Model에 대하여 알아보겠습니다. 먼저 MOSFET 에서 저항을 표시하면 아래 그림과 같습니다. Chapter 5.3에서는 Asymmetric and Bias-Dependent Source/Drain Resistance Model을 다루고 있습니다. 해당 내용을 발췌하도록 하겠습니다. (영문 해석상 의역하였습니다.) 5.3 Asymmetric and Bias-Dependent Source/ Drain Resistance Model BSIM4 models source/drain resistances in two components: bias-independen..
*해당 내용은 Chenming Calvin Hu 박사의 "Modern Semiconductor Devices for Integrated Circuits" 교재에서 반도체 물리 내용을 정리한 것입니다. 현대 트랜지스터는 아래 그림처럼 Retrograde body doping profile(이하 "역경사 바디 도핑")을 소자에 채택했습니다. 이것은 얇은 표면층에 낮은 도핑을 하고 그 아래는 아주 높은 도핑을 하는 것을 의미합니다. 위 그림을 통해 Uniform body doping profile(이하 "균일 바디 도핑")도 확인할 수 있습니다. 초기 MOSFET은 해당 doping profile을 채택했는데 이것은 바디 효과에 대한 Wd,max가 Vsb에 따라 바뀌었고, 이것은 바디 효과 이론을 더 복잡하게..
지난 포스팅인 "MOSFET CAPACITANCE 구성 및 측정(1)"에서 좀 더 깊게 들어간 내용입니다~ 이번엔 MOSFET의 Gate overlap capacitance를 알아보려고 합니다. 지난 포스팅을 간단히 리뷰하면서 설명하도록 하겠습니다. MOSFET CAPACITANCE는 아래 그림처럼 다양한 원인으로 인한 Capacitance가 발생하게 됩니다. 이 성분들을 측정하게 된다면 아래와 같은 CV 특성 커브를 볼 수 있습니다. 제가 지난 번에 CGC 및 CGD에는 Gate 전압이 음의 값으로 갈수록 overlap capacitance가 작아진다 하였습니다. 바로 아래 그림처럼 표시되는 것이 정상적이죠. 제가 말한 것처럼 gate bias가 음의 방향으로 갈수록 capacitance가 작아지죠? ..
2020/11/11 - [Electronic circuit/Analog] - OPAMP 기초 OPAMP 기초 지난 포스팅에서 아래와 같은 8-bit ADC 회로에 대한 간단한 분석(?)을 진행하였다. 자세한 내용은 아래 포스팅 내용을 확인하도록 하자. 2020/11/10 - [Electronic circuit/Analog] - 8 bit ADC 회로 분석_개요 8.. zzoonijjoons.tistory.com 위 포스팅을 통해 Ideal OPAMP 특성과 Negative feedback이 적용된 Inverting Amplifier와 Non-Inverting Amplifier가 있다고 언급했다. 이번 포스팅은 Inverting Amplifier과 Non Inverting Amplifier에 대해 알아보자..
지난 포스팅에서 아래와 같은 8-bit ADC 회로에 대한 간단한 분석(?)을 진행하였다. 자세한 내용은 아래 포스팅 내용을 확인하도록 하자. 2020/11/10 - [Electronic circuit/Analog] - 8 bit ADC 회로 분석_개요 8 bit ADC 회로 분석_개요 이번 포스팅은 실제 업무에서 경험한 Analog 회로에 대해 분석할 것이며, 아래 block diagram은 실제 업무에서 본 것을 도식화것으로 설계자가 어떤 의도로 아래와 같이 구성했는지 모르겠다.(참고 zzoonijjoons.tistory.com 이번 포스팅은 2번인 OPAMP에 대해 알아보도록 하겠다. 간단히 서술하자면 Non-Inverting OPAMP인 것을 파악할 수 있으며, 근거는 다음과 같다. 1. OPAM..
이번 포스팅은 실제 업무에서 경험한 Analog 회로에 대해 분석할 것이며, 아래 block diagram은 실제 업무에서 본 것을 도식화것으로 설계자가 어떤 의도로 아래와 같이 구성했는지 모르겠다.(참고로 본인은 전자공학도이지만 회로 업무를 하지 않는다...)당황스럽게도 고객에게 문의가 들어오면 아래처럼 아무런 설명없이 회로를 던져주는게 대부분이다. * 참고로 모르는 부분을 처음부터 공부하긴 힘들어 Top-Down 방식으로 Analog 회로 관련 지식을 정리하고자한다. 간략하게 알고 있는 조건은 Component별 조건은 아래에 적었다. # Component별 조건 1. VDD = 3.3V 2. R1 = 1k ohm // R2 = Open // R3 = 0 ohm // YT = 1.5 ohm // Rd..
Short channel effects의 원인은 channel 길이가 감소함에 따라 전기장 세기가 강해지는 것을 알 수 있다. DIBL은 channel 길이가 짧아져 각 위치의 전압분포의 기울기가 커지고 이에 따라 전기장 세기가 증가하여 source측 barrier가 감소했다. Hot carrier effect는 channel 길이가 감소하여 전기장 세기가 강해졌고 전자가 큰 운동에너지를 받아 drift됨으로써 impact ionization이 발생했다. 그렇다면 short channel에서도 shrink되기 전처럼 정상적인 동작을 하려면 어떻게 해야할까? 그것은 channel 길이가 줄어들어도 전기장의 세기를 일정하게 유지시켜주면 된다. 이것을 MOSFET Scaling이라고 하며, MOSFET Sca..
회로 설계를 할 때 집적도를 높이는 것은 무엇보다 중요하다. 이 집적도를 높이기 위해서는 회로 구성의 가장 작은 단위인 MOSFET size를 줄여햐 하며, 이에 따라 MOSFET의 channel은 매우 짧아지게 된다. 일반적으로 channel length가 1um 이상인 것을 Long channel, 0.1um 이하인 것은 short channel이라고 가리킨다. 최근 기술로는 channel이 nano meter 수준에 이르렀기 때문에 매우 짧은 short channel을 가지며, 이 경우에는 양자역학적인 해석이 필요하다. 결국 short channel 이론은 완벽하지 않다는 것을 말하며 기본적인 long channel 이론에서 점차 수정해 나가는 방식으로 이론이 전개되고 있다. 그렇다면 이제 MOSF..