일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | ||
6 | 7 | 8 | 9 | 10 | 11 | 12 |
13 | 14 | 15 | 16 | 17 | 18 | 19 |
20 | 21 | 22 | 23 | 24 | 25 | 26 |
27 | 28 | 29 | 30 |
- SCE
- 문턱전압
- Flipflop
- MOSFET Gate Capacitance
- opamp
- BSIM4
- BSIM4 parasitic capacitance
- Gate Capacitance
- junction capacitance
- 플립플롭
- BSIM4 diffusion resistor
- BSIM4 manual
- CGD
- 반전증폭기
- HV Gate Capacitance
- pocket implant
- MOSFET NRD NRS
- NRS
- Threshold voltage
- diffusion resistor
- Overlap capacitance
- short channel effect
- junction area capacitance
- LDMOS Gate Capacitance
- bulk charge effect
- MOSFET
- fringing capacitance
- 벌크 전하 효과
- leakage current
- MOSFET parasitic capacitance
- Today
- Total
목록전체 글 (33)
날아라팡's 반도체 아카이브
모든 글은 네이버 블로그로 이전 후에 삭제 예정입니다. 네이버 블로그에서 지속적으로 포스팅을 작성할 계획이니 필요한 분은 아래 블로그에 방문 부탁드립니다. flypang_님의 블로그 : 네이버 블로그 (naver.com)
농도는 mosfet에서 bulk 영역에 해당하는 농도를 말한다. 농도 높다 > Vt 크다/Body effect 크다(body 전압에 따른 Vt 변동성이 크다.) 농도 낮다 > Vt 작다/body effect 작다(body 전압에 따른 Vt 변동성이 작다.) 실제로 native tr.은 바디 도핑농도가 낮아 바디전압 변화에 둔감하다.
구글에서 아래를 검색하면 유용한 자료가 많이 나온다. ese 568 mixed signal design and modeling 2017 ee141 fall 2019 lecture

오랜만에 포스팅을 합니다. 그동안 게을러져서 포스팅을 미루고 미루다가 갑자기 욕심이 생겨 다시 작성하게 됐습니다ㅎㅎ 이번 포스팅 내용은 MOSFET의 가장 중요한 부분인 gate capacitance 특성 그래프를 이해하는 것입니다. 이 포스팅을 이해하기 위해선 아래와 같은 capacitance 측정 방법과 Gate cap. 성분별 노드 연결방법에 대해 알아야 하는데요, 아래 링크에 정리되어 있으니 반드시 읽어봐야 이번 포스팅을 이해할 수 있습니다. 2021.04.26 - [Device Modeling] - MOSFET CAPACITANCE 구성 및 측정(1) MOSFET CAPACITANCE 구성 및 측정(1) MOSFET CAPACITANCE는 어떤 책에서는 Intrinsic/Extrinsic CAP..
LDMOS 자료를 찾던 중에 LDMOS 구조에 대해 분석을 잘 해놓은 포스팅이 있어 공유합니다. 일반 교재에서는 언급하지 않는 내용이니 HV소자에 관심있는 분들은 반드시 숙지하길 바랍니다. https://m.blog.naver.com/PostView.naver?blogId=esdplayer&logNo=221703736748&categoryNo=16&proxyReferer=https:%2F%2Fwww.google.co.kr%2F [반도체 소자] LDMOS의 구조 LDMOS는 보통 High Voltage소자로 많이 사용됩니다. 공정/테크마다 차이가 있겠지만, 보통 10V이상... blog.naver.com https://m.blog.naver.com/esdplayer/221749261352 [반도체 소자] ..

이전 포스팅에서 MOSFET의 parasitic capacitance 성분에 대해 다뤘습니다. 자세한 내용은 아래 포스팅을 확인 바랍니다. 2021.08.17 - [Device Modeling] - Parasitic capacitance modeled in BSIM4 Parasitic capacitance modeled in BSIM4 BSIM4에 모델링되어 있는 capacitance는 아래 vertical view처럼 표시할 수 있다. 그림 (a)가 MOSFET의 parasitic capacitance 성분을 나타낸 것이며, 그림 (b)는 channel 방향에 따른 Doping 농도를 표시한 것이.. zzoonijjoons.tistory.com 이번 포스팅은 Junction capacitance에 대한..

BSIM4에 모델링되어 있는 capacitance는 아래 vertical view처럼 표시할 수 있다. 그림 (a)가 MOSFET의 parasitic capacitance 성분을 나타낸 것이며, 그림 (b)는 channel 방향에 따른 Doping 농도를 표시한 것이다. BVDSS(Pinch Through 현상을 일으키는 최소한의 전압)를 높이기 위하여 pocket implant를 형성한 것을 알 수 있다. (Pocket implant는 Substrate 농도보다 높아 depletion width를 감소시킴으로써 punch-through 현상을 감소하기 위함이다.) 이번 포스팅에서 다루고자 하는 것은 parasitic capacitance이다. 그림 (a)를 보면 parasitic capacitance ..

오늘의 포스팅 내용은 MOSFET 소자에서 Drain/Source 영역에 의한 resistor 성분에 대하여 알아보겠습니다. 아래와 같이 Active area와 Poly gate로 단순화된 MOSFET 소자의 Top view를 보겠습니다. (물론 조금 더 자세히 표현하자면 Contact 표시가 있어야 합니다.) 일단 위 사진에서 나오는 용어들을 간단히 정리하도록 하겠습니다. 가운데 Gate를 기준으로 좌측은 Source, 우측은 Drain으로 정의되어 있습니다. - NRD : Number of "square" in drain diffusion - NRS : Number of "square" in source diffusion 여기서 말하는 Square는 아래 저항공식에서 빨간색 박스 부분에 해당합니다. ..