일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
- MOSFET
- LDMOS Gate Capacitance
- short channel effect
- 플립플롭
- opamp
- Gate Capacitance
- Threshold voltage
- NRS
- 문턱전압
- HV Gate Capacitance
- leakage current
- Flipflop
- bulk charge effect
- Overlap capacitance
- MOSFET Gate Capacitance
- BSIM4 parasitic capacitance
- 반전증폭기
- BSIM4 manual
- junction area capacitance
- BSIM4 diffusion resistor
- MOSFET parasitic capacitance
- fringing capacitance
- BSIM4
- MOSFET NRD NRS
- SCE
- diffusion resistor
- CGD
- 벌크 전하 효과
- junction capacitance
- pocket implant
- Today
- Total
날아라팡's 반도체 아카이브
Frequency Divider 본문
이번 포스팅은 Frequency Divider(이하 디바이더)필요성과 동작에 대해서 알아보겠다.
디바이더는 주파수를 작게 해주는데(보통 분주한다 라고 표현한다. ), 이것은 곧 주기가 길어지는 것을 의미한다.
요즘 같이 5G처럼 고속으로 데이터를 전송하기 위해선 고주파수가 필요하다. 그런데 주파수를 작게 한다니 무슨 시대에 역행하는 건가?
디바이더의 다양한 활용이 있겠지만 본인은 실제 측정 관점에서 설명할 것이다.
2020/09/08 - [BSIM Model/회로지식] - Ring oscillator 동작
위 포스팅을 통해 발진기로 사용하는 RO 동작에 대해 알아봤다.
예제를 보면 65nm tech, 31 stage 기준으로 2.7GHz 주파수를 가진다.
다른 조건이 동일하다고 가정하고 tech가 미세화된다고 생각해보자.(실제로 5nm 공정으로 칩이 개발되고 있다.)
그렇다면 2.7GHz보다 높은 수 십, 수 백 GHz 주파수를 가질 수 있다.
근데 여기서 우리가 생각해야 할 점은 시뮬레이션을 통해 검증된 주파수가 실제 칩에서도 구현이 되는가이다.
주파수를 측정하려면 오실로스코프를 이용하여 측정이 되는데 주파수가 클수록 측정하기가 어렵다. 그만큼 정교한 측정을 하려면 역시나 돈이 필요하다. 삼성이나 하이닉스처럼 초 대기업은 비싼 장비를 살 수 있으나 보통 회사나 학교에서는 불가하다.
따라서 보유하고 있는 측정 장비의 spec에 맞게 주파수를 분주하는 것이 중요하다. 여기에서 디바이더가 사용된다.
그렇다!! 고가의 측정 장비를 구매할 돈이 없으면 속임수(?)를 써서 측정하면 된다.
서론을 통해 측정 측면에 있어서 디바이더의 필요성을 논해봤다.
그럼 이제 디바이더 동작을 하는 Block이 어떻게 구현되는지 알아보자.
결론부터 말하면 플립플롭으로 디바이더 동작이 구현된다.
플립플롭은 아래 포스팅에 정리되어 있으니 참고하도록 하자.
2020/09/08 - [BSIM Model/회로지식] - FLIP-FLOP : S-R FLIP-FLOP 이해
2020/09/08 - [BSIM Model/회로지식] - FLIP-FLOP : D FLIP-FLOP 이해
아무튼 디바이더 동작을 위해 플립플롭 중 JK-FF와 D-FF가 주로 사용되는데 그 중에서도 D-FF이 보편적으로 사용되는것 같다.(사실상 JK-FF도 J, K node가 묶여 동일한 신호가 인가되므로 굳이 이걸 쓸 필요는 없다고 생각한다.)
아래는 디바이더 동작을 위한 D FF와 JK FF의 구성을 나타낸 것이다.
위 그림에서 알 수 있듯이 인풋의 toggle을 이용하여 주파수를 분주해준다.
아래 타이밍도를 확인해보자.(직접 그린거라서 이쁘진 않다..)
타이밍도를 그리기 위해 D, Q 노드는 특정 초기값이 인가됐다고 가정했다.
D 파형에서 볼 수 있듯이 Q 값에 따라 toggle 동작을 하는걸 볼 수 있다.
주기가 T인 클럭은 D FF를 거치면서 주기가 2T인 클럭으로 재생성된다.
주기가 2배 늘어났으므로 주파수는 2분의 1이 된다.
그렇다면 여러 번 디바이더를 거치면 어떻게 될까?
아래 타이밍도처럼 디바이더 1개를 지나갈 때마다 주기가 2배(주파수는 1/2배)가 된다.
디바이더를 3개나 거쳤으니 주기는 2^3=8배(주파수는 1/2^3배)가 된다.
이를 공식화하면 다음과 같다.
- 디바이더 개수 N
- 입력 주파수 f
- 디바이더 최종 출력단 : f/(2^N)
이상으로 디바이더 동작에 대한 분석을 마치도록 하겠다.
도움이 됐다면 하트 클릭을 바란다..ㅎㅎ
'Electronic circuit > Digital' 카테고리의 다른 글
FLIP-FLOP : D FLIP-FLOP 이해 (2) | 2020.09.08 |
---|---|
FLIP-FLOP : S-R FLIP-FLOP 이해 (2) | 2020.09.08 |
Ring oscillator 동작 (1) | 2020.09.08 |