Ring oscillator 동작

이번 포스팅은 전자회로에서 흔히 사용되는 Ring Oscillator(이하 RO)에 대해 알아볼 것이다.

RO에 대한 이해는 SPICE MODELING 업무에 있어서도 매우 중요하다. 특히 Logic device를 추출할 때 가장 중요하다. 그 이유는 엔지니어가 추출하는 logic device로 로직 회로(INVERTER/NAND/NOR 등등)을 설계하기 때문이다.

RO를 설명하기에 앞서 동작을 이해하기 위해 디지털 시스템에 대해 이해하고 있어야 한다. 

 

Ro 이해를 위한 기본 지식은 아래 포스팅에 정리했으니 참고 바란다.

 

2020/09/08 - [BSIM Model/회로지식] - 디지털 시스템 이해를 위한 기초 지식

디지털 시스템 이해를 위한 기초 지식

2020/09/07 - [BSIM Model/회로지식] - 엘모어 지연

엘모어 지연

2020/09/07 - [BSIM Model/회로지식] - Normalized Delay

Normalized Delay

 

---

 

 RO는 인버터 N(N=홀수)개가 Chain 형태로 연결된 폐루프 회로이다.

 

RO schematic

 

RO의 동작을 간단히 설명하도록 하겠다.

입력단에 LOW 신호가 인가되면 홀수 개의 stage를 거쳐 출력단에 HIGH 신호가 출력된다.

이 출력 신호(=HIGH)가 다시 입력단에 인가되고 홀수 개의 stage를 거쳐 출력단에 LOW 신호가 출력된다.

결국 출력단에 측정을 해보면 LOW/HIGH 신호가 반복되는 주기적인 파형을 띄게 되는게 이 동작이 발진기의 원리이다.

사실 아래 그림처럼 이상적으로 나오지 않으며 조건에 따라 오버슈트, 링잉, 리플 등등을 관찰할 수 있다.

 

 

RO 출력단에서 본 파형

 

 

---

발진기는 clock 신호 생성용으로 사용되며 RO는 그 중에서 가장 보편적으로 사용되는 발진기이다.(물론 단순히 RO만으로 발진기 회로를 구성하지 않는다.)

이전 포스팅에서 clock이란 서로 다른 파형들을 동기화하는 것이라고 하였다. 그리고 설계자는 제품 spec에 맞게 특정 주파수 특성을 가진 발진기 회로를 구성하고 싶을 것이다.

그렇다면 설계자는 설계를 시작하기도 전에 어떻게 발진기 회로의 주파수를 알 수 있을까?

파운드리 회사는 팹리스 설계 엔지니어를 위한 SPICE MODEL 정보(Vt, Id 등 electrical data)를 제공한다.

여기에서 LOGIC TR.의 1 stage inverter delay time(이하 Td)을 정보를제공하며, 이 정보를 토대로 주파수를 계산할 수 있다.

 

---

다음 문제를 통해 RO의 주기 및 주파수를 계산해보자.


문제1) 아래 그림의 RO는 홀수(N) 개의 인버터로 구성된다.
N개 스테이지 RO의 주파수를 계산하라.
조건 1 : 1 스테이지 인버터 지연시간은 td이다.

<Absolute delay 기준>
해답)
주기를 갖기 위해서는 원래 상태로 돌아와야 한다. 이 말은 출력단 신호가 LOW - HIGH - LOW로 변화해야 한다는 것이다. 이것이 반복되면 주기를 갖는 것이다.

주기를 계산하기 위해 출력단 신호 변화를 단계별로 분석해보자.
가정 : 배선(WIRE)으로 인한 지연은 없다.

1. 입력신호 : HIGH -> 출력단 신호 : LOW
2. 입력신호 : LOW(1의 출력단 신호와 같다.) -> 출력신호 : HIGH
3. 입력신호가 출력신호로 전달되기 위해선 N 개의 인버터를 지나쳐야 한다. 1 스테이지 인버터 지연시간이 td이므로 스테이지 지연시간은 (N × td)이다.
4. RO 동작을 하기 위해선 결국 N 개의 스테이지를 두 번 반복해야한다.
5. 결국 주기 T는 (2×N×td)이며, 주파수는 주기의 역수 이므로 F = 1/(2×N×td)이다.
6. 만약 td = 6psec, N = 31이라면 주파수는 2.7GHz이다.

<Normalized delay 기준>
본인은 Absolute(이하 절대 지연)와 Normalized delay(이하 정규화 지연) 개념이 확립되지 않아서 이해하는데 애를 먹었다. 그럴만도 한게 아래 해설을 보자.(책 내용을 그대로 가져왔다.)

해답)
1. d = gh+p => d = 1×1+1=2
2. N 개 스테이지 RO는 원래 극성을 다시 얻기 위해 폐루프를 2번 반복해야하므로 2N개 스테이지 지연주기를 갖는다.
3. 따라서 주기는 T=2×2N=4N이고, 주파수는 1/4N이다.
4. 65nm 31개 스테이지 RO의 주파수는 1/(4×31×3ps)=2.7GHz이다.

본인은 이걸 보고서 순간 뇌정지가 와서 무슨 말인지 이해를 못했다. 하지만 절대 지연과 정규화 지연 해답을 자세히 살펴보면 어떤 뜻인지 파악할 수 있다.

4번에 다음이 생략되어 있다.
- 절대 지연과 정규화 지연은 아래 식의 관계에 있다.
td = d×τ
- 이상적인 인버터의 지연은 τ=3RC 이다.

따라서 td = 2×3×(10k ohm×0.1f F) = 2×3×1ps=6ps인 것이다.
(참고로 R, C값은 책에서 주어진 값이다.)

이렇듯 절대지연과 정규화지연 해답 방식이 다르니 헷갈리면 안 된다.

정규화지연이 VLSI에서 널리 사용되는 이유는 TECH의 단위 인버터 R, C 값만 알아도 손 쉽게 파악할 수 있기 때문이다.