Notice
Recent Posts
Recent Comments
Link
250x250
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- BSIM4 manual
- CGD
- junction capacitance
- diffusion resistor
- Gate Capacitance
- Overlap capacitance
- junction area capacitance
- LDMOS Gate Capacitance
- 플립플롭
- HV Gate Capacitance
- BSIM4 parasitic capacitance
- MOSFET
- BSIM4 diffusion resistor
- Flipflop
- 벌크 전하 효과
- short channel effect
- 문턱전압
- SCE
- fringing capacitance
- opamp
- BSIM4
- MOSFET parasitic capacitance
- MOSFET Gate Capacitance
- Threshold voltage
- bulk charge effect
- 반전증폭기
- pocket implant
- MOSFET NRD NRS
- leakage current
- NRS
Archives
- Today
- Total
목록MOSFET CAPACITANCE (1)
날아라팡's 반도체 아카이브
Gate Overlap capacitance의 Bias dependency
지난 포스팅인 "MOSFET CAPACITANCE 구성 및 측정(1)"에서 좀 더 깊게 들어간 내용입니다~ 이번엔 MOSFET의 Gate overlap capacitance를 알아보려고 합니다. 지난 포스팅을 간단히 리뷰하면서 설명하도록 하겠습니다. MOSFET CAPACITANCE는 아래 그림처럼 다양한 원인으로 인한 Capacitance가 발생하게 됩니다. 이 성분들을 측정하게 된다면 아래와 같은 CV 특성 커브를 볼 수 있습니다. 제가 지난 번에 CGC 및 CGD에는 Gate 전압이 음의 값으로 갈수록 overlap capacitance가 작아진다 하였습니다. 바로 아래 그림처럼 표시되는 것이 정상적이죠. 제가 말한 것처럼 gate bias가 음의 방향으로 갈수록 capacitance가 작아지죠? ..
Device Modeling
2021. 4. 27. 12:53